

チップスケール原子時計 (CSAC) を応用した 映像と振動の自律型時刻同期計測システム

An Autonomous Time Synchronized Sensing System for Video and Vibration Using a Chip Scale Atomic Clock (CSAC)

○倉田 成人^{*1}
Narito Kurata^{*1}

^{*1} 筑波技術大学産業技術学部 教授 博士(工学)

Professor, Faculty of Industrial Technology, Tsukuba University of Technology, Ph.D.

キーワード: チップスケール原子時計; デジタルセンサ; 時刻同期; 構造ヘルスマニタリング; 地震観測

Keywords: chip scale atomic clock; camera; time synchronization; structural health monitoring; earthquake observation.

1. はじめに

橋梁、高速道路などの社会インフラや高層ビルなどの建築物の経年劣化が進み、これらの維持管理のための点検の自動化は重要な社会課題である。また、日本は地震等の災害が多いため、災害直後の構造物の損傷検知や被災状況の把握が求められる。こうした異常検知の自動化には、センサ群によるデータ収集と分析が有効であるが、複数のセンサで計測したデータ群を分析し、構造物の構造安全性評価を行うためには、センサ間の時刻同期を確保しなければならない。筆者らは、無線センサネットワーク技術を活用して、地震観測と構造モニタリング用のセンサを開発し、超高層ビルで性能を実証した¹⁾。このシステムでは、センサ間で無線パケットを送受信することで時刻同期を実現した¹⁾。しかし、無線センサネットワーク技術では、複数のビルや、橋梁などの長大構造物、広域な都市空間を対象とすることは不可能である。一方、いろいろな場所に設置したセンサが、自律的に正確な時刻情報を保持できれば、この問題を解決することができる。GPS 信号を使う方法は屋外では有効であるが、ビルの中や地下、橋梁の下部、トンネルなどでは利用できない。そこで、超高精度な時計であるチップスケール原子時計 (CSAC) を利用して、自律的に正確な時刻情報を保持するセンサ装置を開発した²⁾。また、開発したセンサ装置を地震観測に応用するため、地震の発生を検知し、地震のイベントのデータを保存するロジックを実装し、振動台実験でその機能を確認した³⁾。さらに開発したセンサ装置を実建物や実橋梁に設置して、地震観測と構造健全性評価に応用した⁴⁾。しかしながら、開発したセンサ装置に搭載したのはアナログ型 MEMS 加速度センサであり、微小振動まで精度よく計測することは難しく、

アナログ信号にノイズが混入するリスクは残る。そこで、センサ装置に搭載する加速度センサをデジタル型として、ノイズに対するリスクを解消した。さらに、本論文では、センサ装置にカメラセンサを接続可能とし、異種デジタルセンサプラットフォームの開発を行った。本研究では、デジタルセンシングプラットフォームと、CSAC によりセンサデータに超高精度な時刻情報を付与するメカニズムとシステム構成について詳細を示す。さらに、カメラセンサの時刻同期性能を確認するために行った実験結果について報告する。

2. デジタルセンシングプラットフォームと回路構成

一般的なセンサ装置は、CPU、センサ、メモリ、ネットワーク・インタフェース等から構成され、CPU には水晶発振器が使われている。こうしたセンサ装置に CSAC を搭載して、CPU の時刻情報を補正し、計測を行おうとすると、CSAC の計時精度が高すぎるために遅延が生じてしまう。そこで、CSAC による時刻情報を、直接、センサの計測データにハードウェア的に付与するため、専用の集積回路である Field-Programmable Gate Array (FPGA) を装備するメカニズムを考案した。これによりセンサ装置の CPU は過度の負荷を受けず、FPGA により時刻情報を付与された計測データをメモリに保存し、ネットワーク経由でデータを収集することが可能となる。また、FPGA はプログラマブルであるため、CSAC の時刻情報を扱うだけでなく、計測データを利用した異常検知等のロジックを組み込むことができる。本論文では、デジタル型加速度センサとカメラセンサの出力に、CSAC による正確なタイムスタンプを付与するメカニズムを開発した。

2.1 システム構成

本研究で開発したセンサ装置は、図1に示すように、GPS時刻(GPST)とCSACを同期させ、安定したリファレンス信号を供給する発振器ボード、デジタル型加速度センサ及び外部アナログセンサ入力インターフェースを搭載したセンサボード、CPU及びFPGAを搭載した信号処理ボード、画像を撮影するカメラで構成されている。発振器ボードから、高精度な10MHzのリファレンス・クロックと1PPS(Pulse Per Second)信号が供給され、タイムスタンプやデータ取得のトリガ信号がFPGAで生成される。センサボードには、デジタル加速度センサと外部アナログセンサ入力インターフェースが搭載されている。外部アナログセンサ入力インターフェースには、任意のアナログ型センサを接続することが可能である。デジタル型加速度センサは、トリガ信号に応じたデータをUART(Universal Asynchronous Receiver/Transmitter)にて出力する。外部アナログセンサ入力インターフェースに接続されたセンサのデータは、トリガ信号に応じてA/Dコンバータにより変換され、16bitのシリアル値で出力される。カメラセンサはトリガ信号に応じてシャッターを切ることができ、RGB値で出力される。取得したデータは、接続されているストレージ(SSD)に保存される。センサ装置の操作は、有線LAN、Wi-Fi、またはUSB経由で行われる。




図1 システム構成

2.2 発振器ボード

発振器ボードの構成を図2に示す。発振器ボードは、GPSモジュールから出力される1PPSまたは外部から入力した1PPSと、CSACを同期させる機能をもつ。複数台のセンサ装置間で時刻同期を行う場合は、すべてのセンサ装置を”マスター”とするか、あるいは1台のセンサ装置を”マスター”として、他のセンサ装置を”スレーブ”とする。センサ装置がマスターの場合は、GPS信号を受信し、GPSモジュールから得られる1PPSをCSACへ入力することで、GPSとCSACが同期する。センサ装置がスレーブの場合は、マスターから出力される1PPS

を入力することで、マスターとスレーブが同期する。また、CSACの同期周期の設定や位相値のリセットを行う命令や信号選択命令は、信号処理ボードからコネクタを通じて実行される。このボードから出力される10MHzと1ppsが、本システムのクロックソースとなる。




図2 発振器ボードの構成

2.3 センサボード

センサボードの構成を図3に示す。センサボードには、デジタル型加速度センサと外部アナログセンサ入力インターフェースが搭載されている。デジタル型加速度センサのデータは、トリガのタイミングでサンプリングすることができる。外部アナログセンサ入力インターフェースは、デジタル型加速度センサとの比較用に、アナログ型加速度センサを接続することを想定し、3チャンネル用意されている。計測の目的に応じて、アナログ型加速度センサ以外に、任意のアナログ型センサを接続することができる。また、外部アナログセンサ入力インターフェースから入力された信号は、A/Dコンバータにより変換され、16bitのシリアル値で出力されるが、信号を2系統に分岐し、そのうちの1系統を64倍に増幅することで、16bitの分解能を持つA/Dコンバータでも22bit相当の分解能を得られるようになっている。デジタル型加速度センサのデータはUARTで、外部アナログセンサ入力インターフェースに接続したセンサのデータはSPI(Serial Peripheral Interface)で、信号処理ボードへ出力される。




図3 センサボードの構成

2.4 信号処理ボード

信号処理ボードの構成を図4に示す。信号処理ボードには、表1に示すFPGAが搭載されている。表1に示されているように、CPUのOSとしてubuntuが搭載され、FPGAはCyclone Vが搭載されており、1GBのSDRAMが使用可能である。USB OTG (USB On-The-Go) が搭載されており、拡張機器であるSSDやWi-Fiアンテナなどを接続することができる。また、samba機能によりLAN経由で内蔵データを取得、閲覧することができ、SSH (Secure Shell) により設定や測定の開始などの操作を行うことができる。また、USB Slave機能を有しているため、LANが使用できない場合でも、USB経由で操作を行うことができる。CPUは主に、上記の機能の他に、時刻の設定や取得したデータのソート、フォーマット変換、及びファイリングを行う。FPGAは発振器から得たクロックをもとに、内部のRTC (real-time clock) の調整やトリガ信号の生成を行う。また、各種センサやカメラのデータ取得ブロックを構成している。




図4 信号処理ボードの構成

2.5 カメラセンサ

カメラセンサの仕様を表1に示す。カメラセンサとして、CMOSカメラモジュールであるOmniVision OV5642を採用した。小型かつ低消費電力であり、デジタルデータ (YUV422) 出力対応であること、低照度環境にも優れていること、外部トリガを入力することでトリガのタイミングで画像を取得することができる。

3. カメラセンサの時刻同期性能確認実験

カメラセンサの時刻同期機能に関する性能確認実験を行った。実験システム構成を図5に示す。信号処理ボードで生成されるトリガ信号を、カメラセンサとLEDコントロールのFPGAに同時に送信する。カメラセンサのシャッターとLEDの点灯が同期するため、LED点灯の遷

移に合わせて画像が取得できれば、トリガに同期した画像を取得していると考えられる。LED制御用FPGAは、トリガ信号のクロックのタイミングで、LEDの点灯を制御するように構成されている。図6に示すように、5×5のマトリクスLEDで、トリガ信号の立ち上がりに合わせて左上から右下に向かって1つずつ、点灯が切り替わっていく。図7に示すように、カメラセンサを固定してマトリクスLEDを撮影する。図8は、カメラセンサでの撮影の結果を示している。左上から右下にかけて時間が経過している。画像中のLEDはひとつずつ遷移しているため、LED制御用FPGAに入力されている信号に応じて、画像が取得できている。図8に示す通り、50Hzのトリガ (20msごとのトリガ) に同期して、連続して画像を取得することができていることが確認された。

表1 カメラセンサの仕様

Model	OmniVision OV5642
Power Supply	core: 1.5VDC \pm 5%, analog: 2.6-3.0 V, I/O: 1.7-3.0 V
Temperature Range	operating: -30 °C to +70 °C stable image: 0 °C to +50 °C
Output Formats (8-bit)	YUV(422/420)/YCbCr422, RGB565/555/444, CCIR656, 8-bit compression data, 8/10-bit raw RGB data
Input Clock Frequency	6-27 MHz
Shutter	rolling shutter
Maximum Image Transfer Rate	5 megapixel (2592x1944): 15 fps 1080p (1920x1080): 30 fps 720p (1280x720): 60fps VGA (640x480): 60 fps QVGA (320x240): 120 fps




図5 カメラデータ実験システム構成




図6 マトリクスLED

図7 撮影の様子




図8 実験結果の連続撮影画像

4. まとめ

本論文では、チップスケール原子時計（CSAC）を応用して、自律的に高精度な時刻情報を保持するデジタルセンシングプラットフォームに関する研究について報告した。まず、デジタル型センサを基本とするシステムとCSACによる自律型時刻同期について述べ、CSACによりセンサデータに超高精度な時刻情報を付与するメカニズムとセンサ装置の開発について詳細を示した。カメラセンサによる出力に、内蔵デジタル型加速度センサの出力と同じタイムスタンプを付与する機能を追加した。さらに、カメラセンサの時刻同期性能を確認するために行った実験結果について報告した。今後は、開発したデジタルセンシングプラットフォームを実構造物に適用し、正確な時刻情報を保持した加速度及び映像データを取得する予定である。

謝辞

本研究はJSPS 科研費 19K04963 の助成を受けた。

【参考文献】

- 1) N. Kurata, M. Suzuki, S. Saruwatari, and H. Morikawa, "Application of Ubiquitous Structural Monitoring System by Wireless Sensor Networks to Actual High-rise Building," Proc. the 5th World Conference on Structural Control and Monitoring (5WCSCM), Paper No. 013, pp. 1-9, 2010.
- 2) N. Kurata, "An Autonomous Time Synchronization Sensor Device Using a Chip Scale Atomic Clock for Earthquake Observation and Structural Health Monitoring," The Eighth International Conference on Sensor Device Technologies and Applications (SENSORDEVICES 2017), pp.31-36, 2017.
- 3) N. Kurata, "Improvement and Application of Sensor Device Capable of Autonomously Keeping Accurate Time Information for Buildings and Civil Infrastructures," The Ninth International Conference on Sensor Device Technologies and Applications (SENSORDEVICES 2018), pp. 114-120, 2018.
- 4) N. Kurata, "A Sensing System with High Accurate Time Synchronization for Earthquake Observation and Structural Health Monitoring of Structures," The 17th World Conference on Earthquake Engineering (17WCEE), Paper No. 9a-0008, pp. 1-9, 2021.